Kommentar Warum das Mooresche Gesetz nicht tot ist

Der Tech-Journalist Christopher Mims plädierte im Wall Street Journal dafür, das Huangsche Gesetz einzuführen, da das Mooresche Gesetz obsolet sei. Doch ist die Halbleitertechnik wirklich in der atomaren Sackgasse angelangt oder gibt es noch „Luft nach oben“?

Ein halbes Jahrhundert schien die Beobachtung Gordon Moores, dass sich die Integrationsdichte, also die Anzahl von Transistoren pro Flächeneinheit, ungefähr alle zwei Jahre verdoppelt, ziemlich gut zuzutreffen. Nun glauben einige, dass das Mooresche Gesetz ein Auslaufmodell ist, weil man den Transistor nach 2029 nicht weiter verkleinern kann. Folgen soll das Huangsche Gesetz, wonach sich die Leistung von Computerchips, die KI-Algorithmen treiben, alle zwei Jahre verdoppelt, unabhängig vom technischen Aufbau.

Ist die Entwicklung von Halbleiter-Bausteinen tatsächlich in der atomaren Sackgasse angelangt und muss Software oder Quantencomputing Platz machen? Oder verdeckt der Fokus auf die (nicht miteinander vergleichbaren) „Nodes“ die Tatsache, dass es andere Wege gibt, die Halbleitertechnik voranzutreiben?

Gordon Moore, Forschungsdirektor von Fairchild und Mitbegründer Intels, war ein exzellenter Beobachter, Analyst und Visionär. Seine Prognose zur Halbleitertechnik wurde, weil sie so genau zutraf, in den Rang eines Gesetzes erhoben. Nicht von ihm, der eigentlich immer nur die Wirtschaftlichkeit im Hinterkopf hatte.

Den Zusammenhang zwischen kleiner werdenden Transistoren, höherer Taktfrequenz und dem Stromverbrauch der ICs stellte später Robert Dennard her. Und auf Fred Pollack geht zurück, dass die Verdopplung der Komplexität eines Mikroprozessors zu einer Steigerung bei der Verarbeitungsleistung um den Faktor Wurzel 2 führt. Oft werden diese drei wichtigen Aussagen durchmischt und unter dem Begriff Mooresches Gesetz subsummiert.

Das bedeutungslose Maß der Dinge – die „Nodes“

Damit die rasanten Entwicklungen der Chiphersteller vergleichbar wurden, führte man als Maß für die Integrationsdichte die „Nodes“ in nm ein. Mit aktuell 5 nm lateral (Samsung, TSMC) sind die Lithografie an ihrer technischen Grenze und die Strukturen im atomaren Maßstab angelangt.

Trotzdem gehen die Branchenführer davon aus, dass sie innerhalb eines Jahrzehnts am 1-nm-Knoten arbeiten werden. (1 nm entspricht etwa der Breite von fünf Siliziumatomen.) Es ist weniger die Physik, die Grenzen setzt, sondern vielmehr die mangelnde Fähigkeit, große Stückzahlen mit hoher Präzision aufgrund quantenmechanischer Effekte zu produzieren.

Und was kommt danach? Denken Sie jetzt bitte dreidimensional weiter an das Stapeln von Silizium-Transistoren. Bis der „monolithische 3D-IC“ dem Labormaßstab entwachsen ist, dürfte es gar nicht mehr lange dauern. Das belgische Forschungsinstitut Imec, das französische CEA-Leti und Intel arbeiten an Verfahren, mit denen die beiden Silizium-Transistortypen in CMOS-Logik – NMOS und PMOS – übereinander gestapelt werden können.

Noch früher könnten Transistoren aus Schichten von Kohlenstoff-Nanoröhrchen in 3D umgesetzt werden. Exemplarisch seien hier die weit fortgeschrittenen Arbeiten des Teams um MIT-Professor Max Shulaker genannt. Andere Forscher arbeiten an Logik- oder Speicherbausteinen, die innerhalb der Metallisierung aufgebaut werden. Dazu gehören auch mikromechanische Relais und Transistoren aus atomdünnen Halbleitern wie Wolframdisulfid. Für mich ist da kein Ende von Moore’s Law in Sicht.

Neue Parameter für die Integrationsdichte: GMT und LMI

Anders sieht es bei den „Nodes“ aus. Paolo Gargini, IEEE Fellow und Intel-Veteran, hat im April 2020 empfohlen, dass „die Industrie zur Realität zurückkehren solle“, indem sie ein sinnvolles Maß einführt, das die Transistordichte beschreibt. Das wären beispielsweise der Abstand der kontaktierten Gates (G), der Metallabstand (M) und die Anzahl der gestapelten Bausteine auf dem Chip (T). „Diese drei Parameter GMT sind alles, was man wissen muss, um die Transistordichte zu beurteilen", erklärt Gargini.

Ein anderer Ansatz (LMI) beschreibt die Dichte von Logik (Transistoren pro mm²), System-Hauptspeicher (Speicherzellen pro mm²) und die Anzahl der Verbindungen zwischen Logik und Hauptspeicher. Wenn es mehrere Schichten von Transistoren oder einen 3D-Stapel von Bausteinen gibt, zählt das gesamte Volumen über diesem mm².

Mit Blick auf die genannten Aspekte erwartet Intel, dass die aus dem Mooreschen Gesetz ableitbaren ökonomischen Vorteile weiterhin Gültigkeit behalten, auch wenn sich die Bauelemente von denen unterscheiden, die es gab, als Moore seine ursprüngliche Beobachtung machte.

Es lebe das Mooresche Gesetz 4.0

Entwicklungen in der Halbleitertechnik werden künftig durch 3D, neue Werkstoffe und neue Formen der Integration wie die Zusammenführung unterschiedlicher Fähigkeiten auf einem einzigen Chip und die Integration von Nicht-Standard-Komponenten definiert werden. Das Mooresche Gesetz, wie wir es kennen, wandelt sich zum Mooreschen Gesetz 4.0 oder anders bekannt zu More than Moore.

Rechenaufgaben künstlicher Intelligenz – das maschinelle Lernen (intensive Rechenoperationen, große Datenmengen, hoher Energieverbrauch) und KI-Interferenzierung (Schnelligkeit und geringe Latenzzeiten) – sind eher auf Systemebene, wo der Speicher entscheidend ist, anzusiedeln. Hier darf man auf die Fortschritte bei Architektur, Verbindungen, Speichertechnik, Algorithmen etc. gespannt sein. Nvidia-Chef Jensen Huang wird sicher maßgeblich zu diesen Entwicklungen beitragen. Ob seine eingangs genannte Prognose – wie von ihm erhofft – ein eigenes Gesetz wert ist, wird die Zukunft zeigen.

Dieser Beitrag stammt von unserem Schwesterportal Elektronikpraxis.

(ID:46901300)